FLAでの研究成果2件が特許登録

Fujitsu Labs of America (FLA)に勤めていた際に申請した特許２件が登録査定を受けて特許権を取得していることに気付きました。登録査定を受けたのは下記の２件です。

特許公開2007－048285：キャッシュにおける電力消費削減方法、論理装置及びシステム
特許公開2007－249974：プロセッサ設計を特徴付けるための方法、装置、論理プログラム及びシステム

ご存知のとおり、特許は出願だけならある意味誰でも出来ますが、特許登録となると非常に長い期間とそれなりの費用がかかります。多くの場合、審査の過程で拒絶査定を受けたり、申請側が途中で取り下げる「取り下げ」によって特許登録までたどり着きません。これまで私は8件ほどの特許出願を行いましたが、（日本では）特許登録までたどり着いたのは今回が初めてです。協力してくださった富士通研究所の方々には感謝の気持ちでいっぱいです。

一つ目の特許は、キャッシュセットごとに異なる連想度（ウェイ数）を持つことを許すキャッシュ構造とそのキャッシュを対象としたコードレイアウト手法に関するものです。プログラム中には高い連想度が必要な箇所と低い連想度で十分な箇所があります。高い連想度が必要なコードがウェイ数の多いセットに、他はウェイ数が少ないセットに配置されるようにプログラムコードのレイアウトを最適化します。これによってプログラムアクセスに必要な消費電力を大幅に削減できます。

二つ目の特許は、プロセッサの消費電力をキャラクタライズする手法に関するものです。対象とするプロセッサが与えられた時に、そのプロセッサの消費電力を特徴づけるテストベンチを半自動で生成し、プロセッサへ入力されるプログラムコードに応じた消費電力値を計算するモデル式を生成します。これにより、プログラムのどこでどれだけエネルギーを消費するのかを高速に解析できます。

これら2つの成果は今のプロジェクトの中でも発展した形で生きています。