2015年7月28日火曜日

ISLPED 2015に参加

7月22日~24日にイタリアのローマ大学で開催されたISLPEDに参加しました。今年のISLPEDは20周年記念となり、いくつかの記念イベントが行われました。安浦先生のご指導のもと修士課程2年の頃に書いた論文が、ISLPED 20年の歴史で最も引用数の多い論文として表彰を受けました。論文のタイトルは「Voltage Scheduling Problem for Dynamically Variable Voltage Processors」です。Google Scholarの引用数は800を超えています。非常に栄誉なことです。更に大きな仕事ができるように精進せねばなりません。



2015年7月21日火曜日

MPSoC 2015 で講演

7月13日~17日でアメリカのVentura Beachにて開催されたMPSoC 2015に参加し講演を行いました。6月のFDSOI workshopと同じ内容(短縮版)を発表しました。運営委員筆頭のJerraya先生は「PhDの学生のための会議は多すぎるくらいあるけど、シニアのための会議はこの会議くらいしかない」ということを常に言われていて、今後も、このシニアのための会議を継続していく決意を語られていました。来年は奈良です。日本開催はいつも高く評価してもらっているので来年も頑張らないといけません。

2015年7月17日金曜日

総務省 SCOPEに採択

総務省のSCOPEに申請していた研究提案が採択されました。

研究課題名:「エネルギーハーベスティングによる真にユビキタスな情報通信基盤の研究開発」

研究概要:「環境から取り入れた自然エネルギーを適切に蓄電し消費する電力のスケジューリング機構として、高性能・低消費電力マルチコアプロセッサシステム及び多様な環境発電デバイスの電力を高効率に蓄電・変換するシステムの開発とそれらを統合管理するリアルタイムオペレーションシステム制御技術を開発する。」

今年度はフェーズIですが来年度以降のフェーズIIに進めるように最大限のパフォーマンスを発揮する必要があります。

2015年6月29日月曜日

FDSOI Workshopで講演

6月22日~24日の3日間でフランスのグルノーブルにて開催されたFDSOI workshopに参加し、電圧制御技術に関する講演をしました。CEA LetiのJerraya先生が企画運営をした会議で、FDSOIのデバイスからプロセッサアーキテクチャやシステムに関する研究者まで幅広い分野の参加者が集まりました。石原は"Practical Supply and Threshold Voltage Scaling for Energy Efficient Operation of Microprocessors"というタイトルで電圧制御技術の講演をしました。数名の方から非常に興味深いというコメントを頂きました。近日中にスライドをアップします。

2015年3月21日土曜日

SASIMIでM1の塩見君が発表

3月16日~18日の3日間で台湾の礁渓で開催されたSASIMI(The 19th Workshop on Synthesis And System Integration of Mixed Information technologies)に参加してきました。M1の塩見君が低電力メモリに関する研究成果を発表しました。塩見君はM1にして、既に4回目の国際会議発表です。

一般に、ビットラインをセンスアンプで増幅して読み出す従来型SRAMは、セルベースのディジタル型メモリに比べて 「高速だけど電力が大きい」 という特徴があります。今回の発表では、しきい値近傍まで電源電圧を下げてメモリを動作させると、従来型SRAMの読み出し時間は、ディジタル型メモリより遅くなるということを実験的に示しました。つまり、しきい値近傍の電源電圧でメモリを動作させるとき、マルチプレクサやAND/ORセルで構成したディジタル型メモリの方が従来型SRAMより高速かつ低電力ということになります。

今後はこれらのメモリをどう使うかという応用に関する研究に展開したいところです。



2015年3月6日金曜日

M1の塩見君がExcellent Student Author Awardを受賞

3月2日から4日の3日間で那覇市の沖縄青年会館で開催されたVLD研究会にて受賞記念講演をしてきました。M1の塩見君の代理で講演です。Excellent Student Author Award for ASP-DAC 2015という賞の記念講演です。 おめでとうございます。しきい値近傍の低い電源電圧で動作する回路の設計戦略について説明しました。聴講していた何人かの方から「言われると分かることだけど明確に定式化したことの意味は大きい」というようなことを言っていただきました。今後はゲートサイジングやバッファリング問題と絡めてしきい値近傍電圧で動作する回路の設計戦略を展開できると良いと思います。




2015年2月25日水曜日

IEICE SoC特集号に論文採択

M1の塩見君の論文が電子情報通信学会の英文誌SoC特集号に採択されました。7月に掲載予定です。論文のタイトルは下記の通りです。
Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization
ニアスレッショルド電圧動作の特徴的な性質を明らかにし、実用的な解析モデルを使用してこれらの性質を証明しました。具体的にはニアスレッショルド電圧動作において、論理段数や並列パス数およびゲートサイズがワーストケース遅延に与える影響を解析的に明らかにしました。まだまだ課題はたくさんありますので引き続き研究を掘り下げて行ってくれることを期待します。